Курсовий проект по дисципліні "Комп’ютерна електроніка" важлива складова


с. 1
Курсовий проект по дисципліні "Комп’ютерна електроніка" - важлива складова частина навчального плану по дисциплінах 7.091501: він є логічним продовженням і розширенням курсової роботи з дисципліни "Прикладна теорія цифрових автоматів". У даному курсовому проекті необхідно розробити другу основну частину операційного устрою - операційний автомат (перша частина - керуючий автомат - є предметом проектування в курсовій роботі з ПТЦА).

У запропонованих методичних вказівках розглядаються питання логічного синтезу операційних автоматів (ОА) на основі регістрової структури. Побудова схем ОА може здійснюватися за допомогою сучасної елементної бази: мультиплексорів, дешифраторів, постійних пристроїв, що запам'ятовують, логічних матриць, що програмуються, арифметико-логічних пристроїв і т.д. Приводяться методичні рекомендації по синтезу окремих вузлів ОА на різноманітній елементної базі.

Відзначимо, що не всі питання проектування ОА формалізовані. Це з одного боку, ускладнює процес проектування, а з іншого боку, дає простір для творчості, розроблювача операційних автоматів.

Розглянуті рішення по синтезу ОА можуть бути корисні не тільки в курсовому, але й у дипломному проектуванні, а також при виконанні науково-дослідних і дослідно-конструкторських робіт.




  1. ПРЕДСТАВЛЕННЯ ОА В ВИГЛЯДІ СТРУКТУРИ


1.1 Функціонування операційного пристрою

Призначення операційного пристрою (ОУ) - опрацювання поточних операндів А в відповідності з заданою операцією (процедурою) Z і видача результатів В=Z(A) цього опрацювання. Наприклад; ОУ може виконувати операцію додавання з плаваючою точкою двох операндів А1 і А2.

Як відомо, ОУ може бути представлено в виді двох взаємодіючих автоматів: операційного і керуючого (рис.1).

Операційний автомат (ОА) складається з регістрів, сумматорів і інших вузлів, що роблять прийом із зовнішнього середовища і збереження кодів операндів, їх опрацювання і видачу в зовнішнє середовище результату опрацювання, а також видачу в керуючий автомат і зовнішнє середовище інформаційних сигналів про особливі значення операндів або їхніх окремих розрядів, проміжних і кінцевих результатах операції (наприклад, про знаки операндів, про рівність нулю результату операції та ін.).



Z A







КА у ОА В

х {R}








Рис. 1. Структура операційного пристрою


Керуючий автомат (КА) у загальному випадку складається з елементів пам'яті і комбінаційної схеми. Формально КА може бути описаний як кінцевий автомат, обумовлений:

а) множиною підметів реалізації мікропрограм {Z};

б) множиною вхідних сигналів {X};

в) множиною вихідних сигналів У = {У1, У2,..., Уm}.

Процес функціонування в часу КА складається з послідовності тактових інтервалів, у яких ОА робить визначені елементарні операції опрацювання (перетворення): ОА виконує деякий набір елементарних перетворень інформації: передача слова з регістра в регістр, узяття оберненого коду, зсув коду й ін. Виконання цих операцій ініціюється надходженням в ОА відповідних керуючих сигналів У з УА.

Елементарна функціональна операція (або деяка їх комбінація) виконувана за один тактовий інтервал і приводима в дію одним керуючим сигналом Уi називається мікрооперацією (МО): Сукупність МО, що ініціюється в деякому такті відповідним керуючим сигналом і виконувана паралельно в часу, називається мікрокомандою. Зокрема, мікрокоманда може складатися з однієї МО. Послідовність мікрокоманд, необхідна для виконання даної операції, називається мікропрограмою даної операції.

УА виробляє визначену в часу послідовність керуючих сигналів У1, У2, Уі (У(t)), що породжують в ОА потрібну послідовність МО. Генеруємая УА послідовність У(t) визначається поступаючими на входи УА кодом операції Z, інформаційними сигналами X, котрі несуть інформацію про особливості операндів, проміжних і кінцевих результатах операцій, а також сінхроимпульсами СІ, що задають межі тактів.

Звичайно ОА представляється у вигляді регистрової структури, тобто сукупності {R} багатофункціональних регістрів (БФР) із своїми шинами і комбінаційними схемами, призначеними для формування функцій збудження тригерів, із яких складаються регістри, і вихідних сигналів ОА. При цьому використовується мова мікрооперацій [1], у який є прості і наочні засоби опису операндів і регістрів, пам'яті, їхніх елементів і частин, а також описи мікрооперацій.

У загальному випадку синтезу ОА у виді регистрової структури необхідно виділити деяку перемінну з пам'яттю R із множини {R} і скласти список МО, що виконуються над цей перемінної, і список предикатів, що є булевими функціями від перемінної R або її частин, потім те ж проробити з іншими змінними з пам'яттю.

Кожна змінна з пам'яттю фізично інтерпретується своїм багатофункціональним регістром із тим же ім'ям. Для побудови ОА також необхідно реалізувати зв'язок БФР із шинами, интерпретуючими вхідні (А) і вихідні (В) змінні без пам'яті, із каналами, у яких діють сигнали МО (Y) і інформаційні сигнали (X) і зв'язки БФР між собою. Зв'язки між БФР утворяться у випадку, якщо вихідна змінна одного БФР є вхідної змінною для іншого (інших) БФР.

Можливі випадки використання частини розрядів змінної в роботі БФР це, проте, не вносить принципових відмінностей в організацію з'єднань регістрів між собою і з зовнішнім щодо ОА середовищем.



  1. СІНТЕЗ БАГАТОФУНКЦІОНАЛЬНОГО РЕГІСТРА

2.1. Особливості БФР


Під багатофункціональним регістром надалі припускається регістр, спроможний виконувати деяку множину мікрооперацій У=(У1, У2, ... Уm) над вхідними словами, а також, у загальному випадку, над словами, що зберігалися в регістрі до початку виконання МО. У кожному машинному такті регістр може виконувати або одну і тільки одну МО, або не виконувати жодної.

Крім стандартного набору МО для звичайного регістра, у БФР використовуються й інші МО, що передбачають попереднє опрацювання (арифметичне і логічне) вхідних даних.

Приклад. Роздивимося БФР як операційний елемент деякого цифрового устрою (рис. 2). У даному випадку змінні без пам'яті А1(0:15), А2(0:8), В(0:15) інтерпретуються (реалізуються фізично) шинами, а змінна з пам'яттю R(0:15) - регістром R.. у1, у2,..., У6 - мікроопераціями, котрі виконуються даним БФР, причому МО У1, У2, УЗ опрацьовують усі 16 розрядів, а У4, У5 - розряди з 8-го по 15-й: У5 - мікрооперація, котра виконувється шиною В: XI - інформаційний сигнал, що є функцією значень розрядів R з 12-го по 15-й: розрядне поле регістра R розбито на трьох сегмента: (0:7); (8:11), (12:15).



Рис. 2. БФР у виді операційного елементу
Множина Y МО умовно можна розділити на дві підмножини: У1 = (У1,..., У2) і У2 = (yg+1…ym). До першого віднесемо такі МО, у результат виконання яких відбуваються зміни вмісту регістра. Ці МО описуються оператором присвоювання Рг : = f(А1,А2……..Ак,Рг) де f - деяка функція від значень операндів, що надходять по вхідних шинах – А1 А2, . . .Ак , а також від умісту регістра Рг, що існувало в ньому до моменту виконання даної МО.

До підмножини У2 віднесемо такі МО, у результаті виконання яких не відбувається зміни вмісту -регістра, але здійснюється передача в деяку сукупність вихідних шин кодів, що залежать у загальному випадку і від умісту регістра Рг, і від кодів на вхідних шинах. Ці МО описуються оператором присвоювання виду

В1.,В2...Вs := Ф(Рг, А1, А2 ..... Ак).

де В1, В2, .... Вз - множина вихідних шин: Ф - -деяка Функція від умісту регістра Рг і. вхідних шин А1 ..... Ак: "." - знак операції конкатенации.

Структура БФР з урахуванням розбивки множини МО У на підмножини У1 і У2 подана на рис. 3 Тут перша комбінаційна схема (КС1) управляється мікроопераціями з підмножини У1 а друга (КС2) - із підмножини У2 власне регістр може бути синхронним або асинхронним. Відзначимо, щоб схемою КСЗ виробляються ознаки X результату опрацювання регістром вхідних перемінних А та можливо, попереднього значення регістра.

Рис. 3. Структура багатофункціонального регістра

Таким чином, БФР - це автомат із пам'яттю, у якого вхідними є змінні А1 А2 …. Ак і множина мікрооперацій У, .а вихідними - В1, В2,..., Вs і X. Для синтезу такого автомата проводять його, декомпозицію, крайнім випадком якої є розбивка даного автомата на елементарні одноразрядні автомати; при цьому розглядається n автоматів із двома станами.

У більшості реальних випадків немає необхідності в повній декомпозиції оскільки мікрооперація, як правило, - це сукупність дій над групами розрядів (сегментами): таким чином, декомпозиція зводиться до розбивки поля БФР на сегменти, усередині яких дії, виконувані над розрядами сегмента, ідентичні.


    1. Сегментація

Для фізичної реалізації деякого сегмента достатньо роздивитися синтез тільки одного розряду сегмента (надалі обраний розряд будем називати представником сегмента): для інших розрядів рішення тиражируются. Аналогічно надходять і з іншими сегментами.

Методика розбивки на сегменти, тобто сегментація, заснована на том. що по черзі розглядається кожна МО, виконувана БФР або шиною, при цьому виявляються розряди регістра (шини), що виконують ту саму функцію. Потім розглядається вся сукупність МО (при синтезі КС1 =У1, КС2 =У2,) і проводиться перетинання вихідних сегментів: при цьому утворяться нові сегменти, що також складають розрядне поле БФР або шини.

Сегменти для однієї МО звичайно виділяються знаками конкатенации. Нехай, наприклад, для МО у1 та у2 маємо:

У1: Рг:=Рг V А,

У2: Рг (О:15):=(Рг)(0:5)) & А(0:5).А(6:15).

У першому випадку кожний розряд БФР виконує ту саму функцію - диз'юнкцію значень розрядів з однаковим номером слова, що зберігається в регістрі, і вхідного слова, тобто всі розряди БФР складають один сегмент (поле, оскільки цей сегмент іменований). Аналогічно виконуються МО кон`юнкції, додавання за модулем 2 і інші двомісні логічні операції (операнди повинні мати однакове число розрядів!).

В другому випадку старші 6 розрядів БФР виконують функцію порозрядної кон`юнкції вхідного слова і слова, що зберігається в регістрі, а інші його 10 розрядів повторюють значення частини вхідного слова. Отже, поле БФР можна розбити на два сегменти: {0:5} і {6:15}.

Відзначимо, що в кожному конкретному випадку необхідно проаналізувати опис мікрооперації із метою виявлення сегментів, у розрядах яких виконуються ті самі функції. Потім установлюються загальні для сукупності МО сегменти як перетинання сегментів окремих МО.

Приклад. Нехай для деякої 16-бітової перемінної з пам'яттю R множина МО складає У1={У1, У2, УЗ, У4), де У1, У2 - МО, аналогічні розглянутим вище (змінну Рг варто замінити на змінну R), а МО у3, у4 описані слідуючим чином.

У3: R(0:15):= ((А(0:3).А(4:13):

У4: R(0:15): = ЯКЩО R(0), ТО R (0:15) ІНАКШЕ (R(0:11) А (0:11)). А (12:15)

Зрозуміло, що для МО у3 необхідно розбієння поля R (0:15) на сегменти (0:3), (4:13) та (4:15), а для МО у4 - на сегменти (0:11) та (12%15), оскільки дані сегменти оброблюється різними засобами.

На рис. 4 представлені сегменти для кожної МО множини У1 відміченні на відрізках, що відображають розрядку сітку змінної R, а також результативне розклад такого відзрізка. Видно, що змінна R на множині У1 має



Рис. 4. Приклад сегментації





    1. Узагальнена схема розряду БФР

Регістр можна визначити як електронний вузол, що складається з множини тригерів: у той же час це - автомат, призначений для виконання деякого набору МО. Регістри бувають синхронні й асинхронні.

У першому випадку синхроімпульс (СІ), поступаючій в схему регістра, подається одночасно на всі тригери. Під дією кожного СІ тригер переходить з одного стана в інше. У окремому випадку новий стан може збігатися з попереднім,, якщо на керуючі входи регістра подані 0: до моменту приходу чергового СІ сигнал, що управляв, повинний установлюватися рівним 1. На логічних входах тригера під дією цього сигналу повинна бути така комбінація значень О та 1, що забезпечить перехід тригера під дією СІ в новий стан, що відповідає обчисленому по вираженню для даного сигналу, що управляв. (Ця комбінація значень повинна утримуватися на вході, поки діє СІ.

Отже. СІ забезпечує виконання операції присвоювання. При цьому в загальному випадку маємо:

R:= Fr (A1, А2…. Ak. R) при Уг=1

Або, R:= R. якщо у1=у2=……=у0=0 (1)

де Fr - деяка функція від вхідних змінних А1…… Ак і значення регістра, що був до цього.

Крім того. СІ вказує, у який момент часу необхідно виконати цю операцію, тоді як керуючий сигнал Ур показує, що конкретно повинний виконати регістр і, відповідно, його тригер. Що стосується функцій Рг. те усі вони повинні бути обчислені до моменту появи керуючого сигналу. Це означає, що в структурі кожного розряду БФР повинні бути передбачені обчислювачі і, вузол, дозволяючий вибрати з усіх результатів обчислень той, що відповідає даному керуючому сигналу. Так ми приходимо до ідеї узагальненої схеми розряду БФР (рис. 5).




Рис. 5. Узагальнена схема одного розряду БФР
Відзначимо дві особливості цієї схеми.

1. Тому що вихідні перемінні обраного обчислювача є вхідними для тригера, тобто його функціями збудження, а в операції присвоювання обчислюється значення на виході тригера, то необхідно обчислити значення не заданих функцій F, а таких допоміжних функцій F*, що забезпечать потрібні значення на вході тригера. Для такого перерахунку (F –F*) необхідно врахувати обернену таблицю переходів тригера (табл. 1: Q - вихідна змінна тригера).

2. Оскільки можливий випадок відсутності керуючих сигналів у1 = у2 =...= уо=0 (при цьому тригер зберігає свій попередній стан), то в схему необхідно ввести додатковий обчислювач для функцій F, який забезпечить обчислення відповідних значень функцій порушення тригера.

Таблиця 1


Сводна оборотна таблиця переходів для тригерів D-, T-, RS-, JK- типів


Вихідні змінні

Функції збудження:

Q(t)

Q(t+1)

D(t)

T(t)

R(t)

S(t)

J(t)

K(t)

0

0

0

0

Х

0

0

Х

0

1

1

1

0

1

1

Х

1

0

0

1

1

0

Х

1

1

1

1

0

0

Х

Х

0

Як очевидно з рис. 5, вибір вихідних перемінних того або іншого обчислювача здійснюється за допомогою комутатора під впливом відповідного керуючого сигналу. При цьому має значення кількість входів тригера (особливий випадок - наявність керуючих входів у тригера!): кількість виходів комутатора дорівнює кількості входів тригера.

Зокрема, якщо в тригера два інформаційних входи (для RS або JK- тригера), то комутатор реалізує такі логічні функції:

Ф1і= Fl 11у1+Fl 12у2+….. Fl gуg+Fl g+1у1у2…уg (2)

Ф2і= Fl 21у1+Fl 22у2+….. Fl 2gуg+Fl 2g+1у1у2…уg (3)

де Fl 11 .Fl 21 – вихідні змінні обчислювачів Fl j = 1, g+1

F1, F2 - вихідні змінні додаткового обчислювача

Ф1i, Ф2i - функції збудження i-го тригера. Якщо ж кількість інформаційних входів дорівнює i (D- або Т- тригер), то для опису функціонування комутатора достатньо одного рівняння (2) або (З).

Відомі також тригерні пристрої, які мають три і більш інформаційних входи. Проте ці входи несуть різноманітне функціональне навантаження: як правило частина з них є синхронизуємимі , а інші - входи примусової установки тригера, тобто асинхронні входи; сигнали на асинхронні входи надходять від інших операційних пристроїв.

Для БФР, побудованого на базі асинхронного регістра, його функціональна схема (рис.5) .змінюється мало - відсутній вхід синхронізації, але тепер сигнал МО У повинний нести подвійне навантаження: він визначає і що повинний робити БФР. і коли це робити. Останнє означає, що ускладнюється керуючий автомат даного ОУ.

Роздивимося особливий випадок регістра, що мав загальний вхід керування V. Ясно, що на нього може бути поданий сигнал узагальненої мікрооперації
У=у1+у2+….уа (4)

при цьому потреба в обчислювачі F відпадає, тому що при у1=у2=……уа=0 та V =0, тобто регістр буде берегти попередню інформацію.





    1. Синтез комбінаційної схеми, реализуючої функції збудження тригера БФР

Як випливає зі структурної схеми одного розряду регістра (рис. 5), комбінаційна схема, що реалізує функції збудження (одну або дві), містить (q+1)-у схему обчислювачів і схему коммутатора, і, таким чином, синтез вхідної КС (КС1 на рис. 3) зводиться до синтезу окремих схем обчислювачів для кожного розряду регістра, а також загального для них комутатора.

Для синтезу КС, реализуючої функцію порушення тригера виду, необхідно мати у своєму розпорядженні наступну інформацію:

- опис МО, тобто вид вираження Fг. р = 1,q, в операторі присвоювання

Q(t+1) := Fr(A1,A2…..Аk,Q(t)) (5)

де Q - однобітова змінна з пам'яттю, що відбивала стан на виході даного тригера:

- элементна база (тип тригера, логічний базис, конкретне значення коефіцієнтів навантажень по вході і по виходу і т.п.).-

Далі складається таблиця виду табл. 2, стовпчики в який можна розділити на 3 групи:

-з іменем вхідних змінних А1 . .,, Ак (їхні розряди не обов'язково збігаються і не обов'язково є присутнім усі змінні), а також змінні Q(t). Що поступили на входи чисельника в момент t:

- з ім'ям змінної Q(t+1), значення котрої, відповідно до конкретного вираження для Ег, буде замінено даним тригером у момент t+1:

-з іменами перемінним (функцій збудження), відповідні інформаційним входам тригера.
Таблиця 2





t







t+1

Функції збудження

А1



Ак

Q

Q

Ф1

Ф2

0



0

0

1

1

Х

0



0

1

0

Х

1

0



1

0

1

1

Х















1



1

1

1

Х

0

Заповнюється табл. 2 у такий спосіб. Перша група стовпчиків заповнюється построчно у виді послідовних значень двоічного коду, починаючи зі значення 00...0 закінчуючи значенням 11….1, перебираючи в такий спосіб усі можливі комбінаційні значення вхідних перемінних (включаючи Q(t)). Потім для кожної комбінації вхідних перемінних є значення Q(t+1) і заповнюється стовпчик з ім'ям Q(t+1). Після цього можна перейти до заповнення останньої групи стовпчиків: зіставляємо построчно значення Q(t) і Q(t+1) до враховуємо обернену таблицю переходів (табл. 2) для дfнного тригера, тобто тут проставляоємо такі значення функцій порушення, що забезпечують перехід Q(t) –Q(t+1).

Тепер можна перейти до синтезу комбінаційної схеми р- го обчислювача 1-го розряду регістра. Синтез здійснюється відомими засобами, причому вхідні перемінні - це Аі - Ак і Q(t) ), а вихідні – функції збудження тригера.

Приклад. Нехай треба побудувати фрагмент БФР на JK-тригері МS-типа, здійснюювачого мікрооперації У4.

Yg:Pr(0:15):=ЯКЩО А(0) ТО (А(0:15) + Рr(0:15))

Множина розрядів регістра розіб'ємо на два сегменти: <0> і <1:15>. Синтезуємо схему окрема для нулевого і 1-го розрядів регістра (і=1.15). Для цього складемо табл 3 і 4 використовуючи правила заповнення (див. вище), причому замість перемінної 0 запишемо Рr(1) (1- номер).

Останні дві колонки в табл. 3 і 4 заповнені в відповідності з оберненою таблицею переходів тригера JК-типа (табл.1). Тут Функціями збудження є перемінні J та К. сигнали яких діють на входах тригера в момент t до надходження сінхроімпульсу на регістр.

Отримані табл.3 і 4 - це таблиці істинності для КС, що реалізують функції порушення тригерів нульового і 1-го розрядів регістра. Мінімізуя спільно функції J та K для кожного розряду, одержимо (і=1,15):



Таблиця 3


t

t+1

Функції збудження

А(0)

Рг(0)

Рг(0)

J(0)

К(0)

0

0

0

0

Х

0

1

0

Х

1

1

0

1

1

Х

1

1

0

Х

1



Таблиця 4

t

t+1

Функції збудження

А(0)

А (1)

Рг (1)

Рг(1)

J(1)

K(1)

0

0

0

1

1

Х

0

0

1

1

Х

0

0

1

0

0

0

Х

0

1

1

0

Х

1

1

0

0

0

0

Х

1

0

1

1

Х

0

1

1

0

1

1

Х

1

1

1

0

Х

1


3. СИНТЕЗ ШИНИ ТА КОМУТАТОРА
Шина - це пристрій, що подає собою сукупності ліній зв'язку і комбінаційної схеми, що формує визначені значення сигналів, що діє на цих лініях, під керуванням тієї або інший МО. Шина інтепретує перемінну без пам'яті В, яка у загальному випадку описуються в такий спосіб:
У1 : В := Ф (А1, А2…. Ак, R) (7)

де А1. А2, Ак - вхідні для БФР перемінні; R – вихідна перемінна з пам'яттю, що інтерпретується регістром, значення якої не змінюється протягом такту, коли діє МО у1: Ф - Функція, що Формує значення розрядів змінної для передачі їх у зовнішню щодо даного БФР середовище.

Відзначимо розходження вхідних і вихідних перемінних без пам'яті: перші є зовнішніми щодо даного БФР і тому ' при його побудові інтепретуються тільки лініями зв'язку, а другі є внутрішніми для БФР і інтепретуються шиною.

МО у1 входить у підмножину У2, що визначає роботу КС2 (рис.3). Очевидно, структура КС2 подібна структурі КС1 поданої на рис.5 одним розрядом: КС2 також складається із обчислювачів (Фа+1…..Фм) і комутатора, керованого сигналами Уа+1...Ум. Відмінність КС2 від КС1 визначаються відсутністю залежності перемінної У від її значень у попередній момент часу. КС2 не має особливостей КС1, тобто вузла пам'яті і додаткового обчислювача: у тої ж час варто мати на увазі, що при роботі БФР на магістраль на виході КС2 необхідно застосувати буферний каскад.

При синтезі КС2 у загальному випадку також необхідна сегментація, але вже щодо розрядності перемінної В.

Синтез КС2 декілька відрізняться від. синтезу КС1, що визначається розходженням вихідних перемінних цих схем: крім того, результат перетворення вхідних перемінних у КС1 виявляється на слідуючем такті, а в КС2 - у даному такті. Відповідно до цього і заповнюється табл. 5. Відзначимо тільки, що стовпчик "В" заповнюється построчно значеннями, обчисленими по (7) для представника j-го сегмента (деякого i-го розряду) для даної МО иэ підмножини У2: Відмітемо також, що номера розрядів для вхідних перемінних А не обов'язково збігаються з i-м.

Аналогічно (6) можуть бути описані КС обчислювачів, що вироблюють функції порушення Fі. і для інших МО.

Рис.6. Фрагмент схеми обчислювача


Для реалізації КС обчислювачів може бути використаний досить широкий арсенал засобів [2-7]: найпростійші логічні элементи I-НІ (АБО-НІ), мультіплексори (МП), дешифратори (ДШ), арифметико-логічні пристрої (АЛП), логічні матриці, що програмуються (ПЛМ), постійні пристрої, що запам'ятовують (ПЗУ), причому ДШ, ПЛМ, ПЗУ дозволяють реалізувати систему рівнянь виду (6) тобто будувати декілька обчислювачів.

Об'єднання функцій збудження здійснюється відповідно до формул виду (2) для тригера з одним інформаційним входом, або виду (2) та (.3) - для тригера з двома інформаційними входами. Фізично ці формули реалізуються відповідно одною або двома схемами І-АБО: конкретна реалізація схеми визначається її складністю і заданим критерієм оптимальності.

Таким чином проводиться синтез обчислювачів для КС1, що відносно коммунікатора для КС1, то його синтез проводиться так.

Таблиця 5


А1

А2



Ак

R

B

0

0



0

0

0

0

0



0

1

1

0

0



1

0

1













1

1



1

1

0

Очевидно, табл. 5 являє собою таблицю істинності, і подальший синтез по ній здійснюється звичайними засобами [2-7]. Аналогічно заповнюються таблиці і для інших МО з У2 і синтезуються відповідні обчислювачі 1-го розряду. Потім ці рішення тиражуются на всі розряди .3--го сегмента.

Роздивимося синтез комутатора. Вище було відзначено, що обидві комбінаційні схеми, КС1 і КС2, мають у своєму складі комутатор. Комутатор реалізує логічну функцію І-АБО, причому Функція І дозволяє вибрати одну з множини вихідних перемінних обчислювачів, а АБО - об'єднати результати вибору.

Технічна реалізація функції І-АБО може бути здійснена декількома засобами:



  • за допомогою мультиплексора;

  • на двох'ярусній схемі І - НІ:

  • на схемах І (І-НІ) із відкритим колектором:

  • на схемах І (І-НІ) із трьома станами.

Перші два засоби припускають явну реалізацію комутатора, причому на мультиплексор (на його адресні входи) повинні надходити сигнали МО в двоїчно кодованому виді.. При третьому і четвертому засобах комутатор реалізується неявно - він "убудовується" в обчислювач, що досягається введенням у схему обчислювача керуючого сигналу (МО у1) і монтажним об'єднанням виходів обчислювачів. При третьому засобі сигнал, що управляв, у1 вводиться в елементи І-НІ першого ярусу обчислювача, а елементи І-НІ другого ярусу схем обчислювачів є схемами з відкритим колектором. При четвертому засобі сигнал У1 управляє станом "Включений /Виключений" елементів І-НІ другого ярусу схем обчислювачів. Відзначимо, що в більшості випадків вхід керування станом елемента є інверсним.

У випадку невеличкого числа простих. обчислювачів можливо ще більше спрощення схем КС1 - монтажне об'єднання виходів елементів першого ярусу усередині обчислювачів із подальшим монтажем об'єднанням виходів обчислювачів.



4. РЕКОМЕНДАЦІЇ ПО ВИКОРИСТАННЮ ЕЛЕМЕНТНОЇ БАЗИ
4.1. Вибір регістру
Тип регістра вибирається в залежності від наявності в списку МО реалізованих БФР мікрооперації, зсуву. Регістр повинний бути тактуємим, мати входи початкової установки.

Варто мати на увазі, що якщо регістр побудований на D-триггерах, то для зберігання інформації при відсутності МО необхідно організувати подачу на входи регістра сигналів із його виходів.

У деяких випадках доцільно пропускати вхідної сінхросигнал через елемент І, керований сигналом відповідним відсутності МО.
4.2. Мінімізація КС і вибір елементної бази для побудови КС
У найпростіших випадках сегментація не потрібна, оскільки що задаються логічні вираження мінімальні. Якщо ж сегменти виділені, те має сенс спільна мінімізація функцій порушення для різних МО щодо аналізованого сегмента.

Більшість МО приведених у табл. 7, можуть бути реалізовані за допомогою АЛП, якщо побудувати спеціальну підсхему формуючу сигнали керування АЛП.

Якщо МО не можна безпосередньо реалізувати на АЛП, то доцільно побудувати підсхему, на його вході, щоб підготувати дані для наступного опрацювання, на АЛП.

Таким чином, КС1 і КС2 у багатьох випадках можуть бути реалізовані з використанням АЛП.

КСЗ є найпростішої і для її побудови використовуються відомі методи [7].

У якості елементної бази для побудови підсхем бажано вибирати не тільки функціональні вузли (дешифратори, мультиплексори, АЛП, ПЛМ. ПЗУ), але і прості логічні елементи. При цьому критерієм якості схеми є мінімум корпусів мікросхем при задоволенні вимозі по затримці. Що стосується номенклатури елементів, то перевага варто віддати серіям К531, К555, К1531, К1533.


4.3. Вибір схеми комутатора
Комутатор є одним із важливих компонентів БФР і його проектуванню мало приділити пильну увагу. У разд. 3 показані можливі реалізації комунатора, аж до "розчинення" комутатору у схемах обчислювачів. Кращим варіантом буде той, який задовольняє критерію якості схеми.

Варто мати на увазі, що вихідний комутатор, що працює на магістраль, може входити до складу шини, і тоді він повинний володіти трьома станами.


4.4. Вибір буферних устроїв
У якості буфера можуть бути обрані шинні формировачі з прямим (інверсним) виходом або двунаправленний підсилювачем із великою навантажувальною спроможністю. І в тому й в іншому випадку, необхідно наявність третього стана.
4.5. Вибір часових параметрів.
У завданні приводиться значення тактової частоти надходження синхроімпульсів. Це не обов'язково меандр, і оскільки частіше усього затримка в схемі КС1 більше затримки в КС2, то тривалість імпульсу більше тривалості паузи. Протягом такту надходять, дві МО: одна призначена для опрацювання вхідної інформації і запису її в регістр, а друга - для додаткового опрацювання і видача результату в магістраль.

Таким чином, при проектуванні БФР необхідно домогтися того, щоб сумарна затримка від моменту надходження даних із магістралі до моменту видачі результату в магістраль не перевищувала тривалість такту.


4.6. Побудова другого варіанта БФР (реалізація КС на ПЗП або ПЛМ) у багатьох випадках дозволяє істотно спростити його комбінаційну частину, при цьому критерієм якості схеми є мінімум корпусів мікросхем (МС).

Для реалізації схеми на ПЛМ (ПЗП) необхідно вибирати достатньо складні функції. У випадку, якщо для реалізації функції можна використовувати декілька логічних елементів, доцільно обійтися без ПЛМ (ПЗП)

При виборі типу ПЛМ (ПЗП) необхідно враховувати додатково такі чинники, як навантажувальна спроможність, швидкодія, споживана потужність і співвідносити їх із такими ж показниками іншої частини БФР.

При синтезі КС на базі ПЛМ виду мхnхp (м- число входів, n- число виходів, р- число кон’юнкцій) доцільно сукупність булевих функцій, які необхідно реалізувати, та поданих у виді ДНФ. розбити на групи не більш ніж по р функцій, для яких кількість перемінних не перевищує m, а кількість конъюнкций у дизъюнктивной формі - n. Получена кількість груп і визначає число мікросхем ПЛМ.

Необхідно відзначити, що булеві функції повинні бути промінімізовані, причому бажано виконати спільну мінімізацію функцій. У разі потреби функцію f з числом перемінних більш, чим m, розбивають на декілька частин так, щоб в кожній кількість перемінних не перевищувала m. Кожну таку частину збирають на окремих мікросхемах ПЛМ, що відповідні виходи якіх об'єднуються безпосередньо (якщо вони з відкритим колекторам) або з допомогою елементів АБО.

У якості ПЛМ рекомендується використовувати мікросхеми серії К556.

При синтезі комбінаційної частини БФР на базі ПЗП необхідно мати на увазі, що мінімізація функцій, котрі реалізуються на ПЗП, не потрібна: навпаки, усі функції потрібно розгорнути до СДНФ. ПЗП необхідно вибирати з тих розумінь, щоб кількість адресних входів була не менше, чим число змінних у булевих функціях. Тут, як і для ПЛМ, треба сукупність функцій, реалізованих на ПЗП, розбити на групи функцій із загальною кількістю змінних не більш m (m,n - кількість виходів і входів ПЗG відповідно). Кількість груп визначає кількість мікросхем ПЗУ.

У випадку, коли кількість змінних функції перевищує число адресних входів ПЗУ, функцію потрібно уявити у виді декількох функцій (звичайно двох), кожна з який містить не більш, чим n змінних і реалізується на однієї МС. Відповідні виходи МС об'єднуються за допомогою елементів АБО, або безпосередньо (монтажне АБО), якщо в МС передбачений третій стан, або за схемою монтажного АБО з використанням додаткового резистора, якщо виходи МС із відкритим колектором.

Рекомендується в якості ПЗУ використовувати МС серії К573,..
5. ЗМІСТ ТА ПОРЯДОК ВИКОНАННЯ КУРСОВОГО ПРОЕКТУ
5.1 Зміст курсового проекту

Тема курсового проекту: " Багатофукціональний регістр".

Ціль курсового проекту - придбання навичок проектування багатофункціонального регістра як основного вузла операційного автомата з використанням системи автоматизованого проектування.

Ця ціль досягається шляхом самостійної розробки студентом комбінаційних схем обчислювачів і комутаторів по відомій структурі регістра на сучасній елементної базі, а також моделюванням динаміки (процесу переключень) схеми регістра.

Варіанти курсового проекту утворяться шляхом завдання визначеного набору мікрооперацій і елементної бази.

Варіанти завдань на курсове проектування приведені в табл. 6: конкретний вид МО вибирається зі списку табл. 7.


5.2. Послідовність виконання курсового проекту
Виконується проект у такій послідовності:

  • задана сукупність МО розбивається на 2 підмножини (УI - для КС1, формуючої функції порушення тригера. У2 - для КС2 т.е. шини), для кожної підмножини проводится сегмінтація відповіданого Формату даних (для регістра і шини) і для кожного сегмента складається список однотипних дій над його розрядами, виходячи з утримання всіх МО даної підмножини;

  • у кожному сегменті вибирається розряд-представник, для якого по отриманому вище списку дій проводиться синтез у заданому базисі фрагментів обчислювачів, кількість котрих дорівнює кількості МО (дій) даної –підмножини;

  • отримане рішення тиражуєтся на всі розряди аналізованого сегмента;

  • із фрагментів обчислювачів збираються повнорозрядні обчислювачі і до них додається комутатор, що дозволяє під керуванням деякої МО вибрати з обчислених значень, ті, що відповідають результату;

  • синтезується КСЗ, що виробляє інформаційні сигнали;

  • схема БФР складається із КС1, КС2, КСЗ і регістра у відповідності зі структурою БФР;

  • оформляється пояснювальна записка до проекту.




    1. Оформлення курсового проекту

Курсовий проект оформляється вигляді пояснювальної записки з додатком необхідних креслень і схем.

Пояснювальна записка повинна включати:


  • опис функціонування БФР як основного вузла операційного автомата;

  • стислий опис елементної бази (призначення, характеристики);

  • синтез комбінаційних схем БФР (обчислювачі, коммуторы. схеми контролю);

  • опис функціональної схеми БФР;

  • опис принципової схеми БФР;

  • моделювання БФР (умови, послідовність, результати);

  • опис конструкції (друкарської плати);

  • висновок за результатами проектування.

Крім того, пояснювальна записка повинна включати обов'язкові розділи: титульний лист, завдання, анотацію, зміст, вступ, список літератури.

Графічна частина проекту повинна включати:

- Функціональну схему БФР:

- принципову схему БФР:

- креслення друкарської плати.

Проект повинен бути виконаний і оформлений в відповідності з вимогами ЕСКД (8, 9, 10)


Рис. 7. Структурна схема БФР. пов'язаного з магістраллю



Таблиця 6.

N

п/п

Список мікрооперацій

Операція, що виконуеться схемой контролю

1

1, 3, 9, 13(n1=3), 21, 29, 31, 39(n1=4), 43

x1:R > m; x2:R = 0

2

2, 4, 10, 14(n1=3,n2=5), 22, 30, 32, 40(n1=2), 44

x1:R < m; x2:R = 1…1

3

3, 5, 11, 15(n1=3), 23, 29, 33, 41(n1=5), 45

x1:R >= m; x2:R = 0

4

4, 6, 12, 16(n1=4), 24, 30, 34, 42(n1=6), 46

x1:R <= m; x2:R = 1…1

5

3, 7, 9, 17(n1=4), 25, 29, 35, 39(n1=5), 47

x1:R > 2m; x2:R = 0

6

4, 8, 10, 18(n1=3, n2=5), 26, 30, 36, 40(n1=4), 48

x1:2R < m; x2:R = 1…1

7

1, 4, 11, 19(n1=3), 27, 29, 37, 41(n1=4), 49

x1:R > m; x2:R = 0

8

2, 3, 12, 20(n1=4), 28, 30, 38, 42(n1=3), 50

x1:R < m; x2:R = 1…1

9

3, 6, 9, 13(n1=4), 23, 29, 36, 39(n1=3), 48

x1:R >= m; x2:R = 0

10

4, 5, 10, 14(n1=2, n2=4), 24, 30, 34, 40(n1=3), 46

x1:R <= m; x2:R = 1…1

11

3, 7, 11, 15(n1=2), 27, 30, 32, 41(n1=4), 45

x1:R > 2m; x2:R = 0

12

4, 8, 12, 16(n1=3), 28, 29, 31, 42(n1=4), 44

x1:R < 2m; x2:R = 1…1

13

5, 7, 13(n1=3), 17(n1=4), 25, 33, 35, 43, 47

x1:2R > m; x2:R = 0

14

6, 8, 14(n1=3, n2=5), 18(n1=3, n2=5), 26, 34, 36, 44, 48

x1:2R < m; x2:R = 1…1

15

1, 7, 9, 15(n1=3), 19(n1=3), 27, 37, 45, 49

x1:R > m; x2:R = 0

16

7, 8, 10, 16(n1=3), 20(n1=3), 28, 38, 46, 50

x1:R < m; x2:R = 1…1

17

1, 7, 11, 13(n1=3), 21, 29, 33, 39(n1=4), 43

x1:R >= m; x2:R = 0

18

2, 8, 12, 14(n1=3, n2=5), 22, 30, 34, 40(n1=4), 44

x1:R <= m; x2:R = 1…1

19

3, 5, 8, 15(n1=3), 23, 31, 33, 41(n1=4), 45

x1:R > 2m; x2:R = 0

20

4, 6, 7, 16(n1=3), 24, 32, 34, 42(n1=4), 46

x1:R < 2m; x2:R = 1…1

21

2, 7, 10, 13(n1=3), 17(n1=4), 27, 33, 40(n1=4), 43

x1:2R > m; x2:R = 0

22

3, 8, 9, 14(n1=3,n2=5), 18(n1=3,n2=5), 28, 34, 44, 50

x1:2R < m; x2:R = 1…1

23

4, 7, 11, 15(n1=3), 19(n1=4), 31, 36, 45, 49

x1:R > m; x2:R = 0

24

1, 8, 12, 16(n1=3), 20(n1=4), 32, 35, 46, 48

x1:R < m; x2:R = 1…1

25

1, 5, 9, 15(n1=3), 21, 30, 33, 41(n1=4), 46

x1:R >= m; x2:R = 0

26

2, 6, 10, 16(n1=3), 22, 31, 34, 42(n1=4), 47

x1:R <= m; x2:R = 1…1

27

3, 7, 11, 17(n1=3), 23, 32, 35, 43, 49

x1:R > 2m; x2:R = 0

28

3, 4, 12, 18(n1=3, n2=5), 24, 33, 36, 44, 49

x1:R < 2m; x2:R = 1…1

29

2, 5, 10, 13(n1=3), 21, 28, 34, 39(n1=4), 43

x1:2R > m; x2:R = 0

30

3, 6, 11, 14(n1=3,n2=5), 22, 29, 35, 40(n1=4), 44

x1:2R < m; x2:R = 1…1

31

4, 7, 12, 15(n1=3), 23, 30, 36, 41(n1=4), 45

x1:R > m; x2:R = 0

32

5, 8, 13(n1=3), 16(n1=4), 24, 31, 37, 42(n1=4), 46

x1:R < m; x2:R = 1…1

33

1, 2, 11, 18(n1=3,n2=5), 22, 31, 39(n1=4), 41(n1=4), 47

x1:R >= m; x2:R = 0

34

2, 4, 12, 19(n1=3), 23, 29, 33, 41(n1=4), 50

x1:R <= m; x2:R = 1…1

Таблиця7.

СПИСОК ЛІТЕРАТУРИ
1. Каган Б.М. Электронные вычислительные машины и системы: Учеб. пособие для вузов. - 2-е изд., перераб. и доп.-М.' Энергоатомиздат. 1985.- 552 с.: ил.

2. Поспелов Д. А. Логические методы анализа и синтеза схем. -3-е изд., перераб. и доп. - М.: Энергия. 1974.- 368 с.: ил.



  1. Методические указания к курсовому и дипломному проектированию "Основы применения интегральных микросхем типа ТТЛ и ТТЛШ для построения цифровых устройств"/ Сост.: Шапо Ф.С., Николенко А. А. - Одесса: ОПИ 1989, - 62 с.

  2. Шапо Ф.С. Синтез схем цифровых устройств на основе СИС
    и БИС: Учеб. пособие. - Киев: УМК ВО. 1989. - 76 с

  3. Угрюмов Е.П. Проектирование элементов и узлов ЭВМ: Учеб. пособие для специалистов по ЭВМ вузов. - М.: Высш. шк, 1987. - 318 с.

  4. Шило В. Л. Популярные цифровые микросхемы: Справочник.-М,: Радио и связь, 1987. - 352 с.: ил.

7.Пухальский Г. И., Новосельцева Т. Я. Проектирование дискретных устройств на интегральных микросхемах: Справочник.-М.: Радио и связь. 1990.- 304 с.

  1. Сапаров В. Е., Максимов Н. А. Системы стандартов в электротросвязи и радиотехнике. - М.: Радио и связь, 1985. - 248 с.

  2. ГОСТ 2,708-81. ЕСКД. Правила выполнения электрических схем цифровой вычислительной техники.

10. ГОСТ 2.743-82. ЕСКД. Обозначения условные графические в схемах. Элементы цифровой техники.





с. 1

скачать файл

Смотрите также: